您好,欢迎来到中国汽车电子电气架构发展论坛2020!

Synopsys推出RTL Architect加速设计完成

发布日期:2020-04-06

GRCC 汽车电子电气架构创新发展论坛 今天 

手机阅读


摘要:

  • RTL Architect产品代表了业界第一个基于物理的可感知RTL分析,优化和签核系统,该系统基于快速的多维预测引擎构建,可实现出色的RTL交接

  • 统一的Fusion数据模型提供了**的容量和可扩展性,以支持全芯片分层RTL设计流程

  • 新产品利用Synopsys的世界**实施和黄金签核解决方案来提供按构造关联的结果

  • Synopsys和Arm正在RTL Architect上合作以加速下一代内核的开发





Synopsys公司(纳斯达克股票代码:SNPS)今天宣布RTL Architect™的即刻上市,该创新产品标志着RTL设计封闭的左移。Synopsys RTL Architect是业界第一个具有物理意识的RTL设计系统,可将SoC实施周期缩短一半,并提供卓越的结果质量(QoR)。


RTL团队越来越面临快速探索特定领域的RTL架构以实现强大的功率,性能和面积(PPA)增益以满足新的垂直市场(如人工智能和汽车应用)的需求的挑战。估计RTL质量的现有点工具解决方案由于下游实施的准确性差而受到严重限制。这些早期设计周期的不准确性会导致下游实施工具进行补偿,通常必须回过头来进行RTL更改才能达到PPA目标。RTL Architect利用源自Synopsys Fusion设计平台实施环境的快速多目标预测引擎来应对这些挑战,以准确预测下游实施的PPA。RTL Architect使RTL设计人员可以查明其源代码中的瓶颈以提高RTL质量。


“瑞萨电子正在设计复杂的,先进的汽车芯片系统(SoC),这需要架构调整以驱动**的QoR,才能在目标市场中脱颖而出,” Shared数字设计技术部总监Hideyuki Okabe表示。瑞萨电子公司研发EDA部。“ Synopsys的RTL架构师将使我们能够在RTL阶段快速探索和验证各种架构,并确定**架构,而不必担心后期出现意外情况。”


中央工程组CPU工程副总裁Jeff Kehl表示:“我们与Synopsys在RTL Architect产品上的合作是帮助加快下一代基于Arm®处理器内核的RTL开发周期的下一步。臂。“我们先进的核心开发设计方法论中的RTL Architect技术将使Arm能够开发更好的CPU,使我们共同的客户能够满足许多新市场的功率和性能要求。”


RTL Architect系统建立在统一的数据模型上,该模型提供了数十亿的门容量和全面的分层设计功能,以适应高级过程节点上不断增长的设计和模块尺寸。它直接利用Synopsys的世界**实施和黄金签核解决方案来提供在设计周期早期准确的结果,并按构造进行关联。


RTL Architect使用快速的多维实现预测引擎,该引擎使RTL设计人员能够预测其RTL更改的功能,性能,面积和拥塞影响。Synopsys的PrimePower**签发功率分析引擎直接集成,可进行准确的RTL功率估算和优化,以实现节能设计。RTL Architect提供了统一的工作流环境,以简化易用性并无缝分析关键PPA质量指标。对于门级的PrimePower现有用户,PrimePower RTL功率估算也可用,从而使一致的RTL可以签署功率分析流程。


“随着我们转向较小的技术节点,实现快速的RTL调优迭代和快速的架构探索以驱动**设计PPA至关重要。在设计周期的早期解决这些挑战并设计出高质量的RTL对于实现**QoR和Synopsys设计小组的设计实施高级副总裁Shankar Krishnamoorthy说。“ RTL Architect被设计来解决设计界日益增长的需求,因此设计师能够放心地交付出色的RTL,以实现融合的设计流程和**的PPA。”





END





点击上方蓝字关注我们



  • 电话咨询
  • 021-22306692
  • 15021948198
None